SystemVerilog, SVA含めて、なんとなく廻ってきた仕事をこなすために、核心に迫らずいい加減にいなす程度に使ったことはあるんだけど、まじめに設計・検証する立場から系等だって勉強したことはなかったなーと。例によって、「関連書籍をドカ買いパラ読み。…

知らんかった >>> def foo(a,b,c): ... print locals() ... >>> foo(1,2,3) {'a': 1, 'c': 3, 'b': 2} >>> foo.func_defaults=(11,22,33) >>> foo() {'a': 11, 'c': 33, 'b': 22} >>> foo() {'a': 11, 'c': 33, 'b': 22} >>> foo(1) {'a': 1, 'c': 33, 'b': …