assertion

pslいじってみた

今までいじってなかったアサーション検証。懐疑的というわけではないけどめんっどくっせー、とか思っていた。折角fibやってたので、無意味なfib回路でもこさえて、それにアサーション振り掛けてみる。ソッコう書き。 module fib ( clk, rst, start, in, busy…